Mit der weiteren Miniaturisierung von Mikrochips und neuen Fertigungs-technologien wird es immer schwieriger, den Verschleiß von elektronischen Komponenten vorherzusagen. Forscher des Fraunhofer IIS/EAS haben deshalb effiziente mathematische Modelle zur Vorhersage der Alterung von Transistoren entwickelt. Mit ihnen erhalten Elektronikdesigner erstmals die Möglichkeit, das Verhalten von Schaltungen auf Jahre im Voraus exakt zu prognostizieren.

Vom 19. bis 22. Juni 2017 trifft sich die weltweite Elektronikdesign-Community wieder zur Design Automation Conference (DAC) in Austin, Texas. Auf dieser führenden Veranstaltung für den Entwurf von elektronischen Schaltungen und Systemen stellt das Fraunhofer IIS/EAS sein umfassendes Portfolio rund um die Systementwicklung in modernen Halbleitertechnologien vor.