Fraunhofer-Institut für Integrierte Schaltungen IIS, Institutsteil Entwicklung Adaptiver SystemeDie APECS-Pilotlinie (Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems) ist ein zentrales Projekt im Rahmen des EU Chips Act. Sie zielt darauf ab, die europäische Halbleiterindustrie durch innovative Technologien und eine robuste Infrastruktur zu stärken. Angesichts der globalen Abhängigkeit von internationalen Lieferketten ist APECS entscheidend für die technologische Souveränität Europas und seine Wettbewerbsfähigkeit im digitalen Zeitalter.
Projektziele
Die APECS‑Pilotlinie schafft eine europaweit zugängliche Plattform für fortschrittliche Chiplet‑Technologien und heterogene Integration. Ziel ist es, Innovationen aus Forschung und Entwicklung direkt in die industrielle Anwendung zu überführen, die Wettbewerbsfähigkeit der europäischen Halbleiterindustrie zu stärken und Unternehmen aller Größen den Zugang zu modernster Mikroelektronik zu ermöglichen. So trägt APECS entscheidend zur technologischen Souveränität und Versorgungssicherheit Europas bei.
Lösungsansatz
APECS setzt auf System Technology Co-Optimization (STCO), um neue Funktionalitäten und eine nahtlose Design-to-Production-Fähigkeit zu schaffen. Die Methodik umfasst die Entwicklung von Designs für 2.5D/3D-Integration, die Optimierung von Chiplet- und Interposer-Fertigungsprozessen sowie umfassende Test- und Zuverlässigkeitsmethoden. Ziel ist es, Innovationen in der Chiplet-Technologie skalierbar in Industrieprozesse zu übertragen und die gesamte Entwicklungskette abzudecken – vom Design neuer Chiplet-Komponenten bis hin zu skalierbaren Fertigungsverfahren. Dies soll sowohl großen Industrieunternehmen als auch KMUs und Start-ups einen niederschwelligen Zugang zu Spitzentechnologien ermöglichen und gleichzeitig sichere, resiliente Halbleiter-Wertschöpfungsketten in Europa schaffen.
Ausblick
Langfristig soll die APECS-Pilotlinie als europäisches Zentrum für Chiplet-Forschung und Produktion etabliert werden. Die fortschrittlichen Technologien und Prozesse können auf weitere Halbleiteranwendungen übertragen werden, wodurch Europa seine strategische Position in der globalen Mikroelektronik stärkt und technologische Innovationen nachhaltig beschleunigt.
Das Forschungsprojekt wird von der Fraunhofer-Gesellschaft koordiniert und von der Forschungsfabrik Mikroelektronik Deutschland (FMD) implementiert. Die Finanzierung der Beiträge vom Fraunhofer IIS in Dresden erfolgt durch das Chips Joint Undertaking, das Bundesministerium für Bildung und Forschung (BMBF) und durch den Freistaat Sachsen. Europaweit sind im Gesamtprojekt insgesamt 10 Partner aus acht Ländern beteiligt.
Die enge Kooperation zwischen Forschung, öffentlicher Hand und Industrie gewährleistet eine praxisnahe Umsetzung und eine nachhaltige Wirkung des Projekts.
