Newsletter 03/2018

27.9.2018

Auf der »electronica« in München präsentiert das Fraunhofer IIS/EAS vom 13. bis 16. November 2018 aktuelle Lösungen aus den Bereichen Zuverlässigkeit und Robustheit von Elektronik sowie Automatisierung des Analogentwurfs.

Automotive-Elektronik auf der electronica
© Christian Hartlmaier / Messe München GmbH

Automotive-Elektronik auf der electronica

Die electronica in München ist die internationale Fachmesse für elektronische Komponenten, Systeme und Anwendungen. In diesem Jahr stellt der Institutsteil EAS hier neue Angebote aus den Bereichen Entwurfsmethoden und Analogdesign vor.

Das Thema Zuverlässigkeit gewinnt vor allem aufgrund der fortschreitenden Strukturverkleinerung und Heterointegration und des daraus resultierenden wachsenden Einflusses technologisch bedingter Effekte immer mehr an Bedeutung. Forscher des Fraunhofer IIS/EAS haben deshalb speziell für diese Einsatzgebiete Modelle zur zuverlässigen Bestimmung der Lebensdauer von Halbleitern entwickelt. So können Designmargen ohne Beeinträchtigung von Robustheit und Zuverlässigkeit verringert werden.
Mit der wachsenden Integrationsdichte verstärken sich auch die elektro-thermischen Wechselwirkungen in Schaltungen.Mit unserem Software-Tool »HeatVision« behalten Entwickler die volle Kontrolle über die Chiptemperatur sowie die Wärmeausbreitung in ihrem Design.
Um die Lebensdauer von elektronischen Systemen im Betrieb zu erhöhen, die oft verschiedensten Belastungen ausgesetzt sind, haben wir Verfahren zur Selbstüberwachung vor allem in sicherheitskritischen Anwendungen entwickelt. Ergänzt um Mechanismen zur Ausfallprävention wird es damit möglich, zuverlässig die Restlebensdauer von Elektronik vorherzusagen und bei akuten Schäden noch vor dem Ausfall einer Komponente einzugreifen.

Abgerundet wird das Messe-Portfolio durch die »Intelligent IP« des Institutsteils EAS. Während der Entwurf digitaler Schaltungen heute weitestgehend automatisiert ist, werden analoge Komponenten zum Großteil immer noch manuell entworfen. Und diese Aufgabe wird für Designer immer komplexer und fehleranfällig. Intelligente IPs bieten für sie deshalb eine sichere und erprobte Lösung zur Automatisierung des analogen Schaltungsentwurfs und zur Erhöhung der Designsicherheit.

Wir freuen uns auf Ihren Besuch am Fraunhofer-Stand 426 in Halle C5.