Kundenreferenz Fine-Pitch-Package Substrat

Kamerabasierte Fahrzeugassistenz-Systeme (Advanced Driver Assistance Systems = ADAS) sind ein Schwerpunkt der Arbeiten von Dream Chip Technologies. In diesem Umfeld hat das Systemhaus ein neuartiges Chipdesign zur Bildverarbeitung entwickelt. Mit ihm werden Anwendungen wie eine automatische Objekterkennung, z. B. von Fußgängern oder Verkehrsschildern, oder eine hochauflösende 360°-Rundumsicht möglich.

Die technologische Basis für das System bilden die 22 nm FD-SOI-Technologie sowie künstliche neuronale Netze (sogenannte Convolutional Neural Networks). Sie erlauben das Erkennen von Bilddaten in Echtzeit und ihre automatische Klassifizierung anhand einer vorhandener Datenbasis. Dafür ist eine besonders große Rechenleistung zur Bild- und Videoverarbeitung notwendig. Das multifunktionale System-on-Chip (SoC) basiert auf einer Prozessor-Architektur mit vier Kernen und verfügt über zwei Speicher.

Besonders herausfordernd bei der Umsetzung dieses ADAS-Chips war die Architektur des Systems. Hierbei ist der Mikrochip gemeinsam mit den beiden Speichern auf einer besonders leistungsfähigen Leiterplatte angeordnet. Das Fraunhofer IIS/EAS hat Dream Chip bei diesem Projekt unterstützt, indem es das Fine-Pitch-Package-Substrat entwickelt hat, das bis dato für eine solche Applikation noch nicht gefertigt wurde.

Dabei galt es, die große Anzahl außergewöhnlich dicht verlaufender Anschlüsse des SoCs aufzunehmen – insgesamt 1500 Stück mit einem Abstand von jeweils 150 µm. Um diese Aufgabe zu lösen, haben die Wissenschaftler eine Leiterplatte mit 8 Layern entwickelt, in denen die Durchkontaktierungen als stacked vias angeordnet wurden. Der Abstand der Leiterbahnen, der in anderen Chipaufbauten 100 µm line/space beträgt, wurde zudem auf 30 µm line/space verkleinert und der Durchmesser der Durchkontaktierungen mit 110 µm sehr gering gehalten.

Darüber hinaus hat das Fraunhofer IIS/EAS die Speicheranbindung optimiert, indem die Leiterbahnen nicht alle durch das Substrat hindurch geführt wurden, sondern teilweise über die Leiterplatte direkt zu den Speichern. So konnten einerseits die Anforderungen an den Chipaufbau bezüglich der Geschwindigkeit, einer geringen Leistungsaufnahme sowie der Kürze der Signale erfüllt werden. Andererseits hat die Unterstützung des Institutsteils beim Systemaufbau dazu beigetragen, eine Produktion in kleinen Stückzahlen sowie in einer fixen Produktionszeit zu ermöglichen.