Mikrochip-Alterung per Knopfdruck vorhersagen

Pressemitteilung / 22.5.2017

Das Wissen über Alterungsvorgänge in elektronischen Komponenten ist für viele Einsatzgebiete integrierter Schaltungen (ICs) entscheidend. Mit der zunehmenden Miniaturisierung von Mikrochips und neuen Fertigungstechnologien wird diese Aufgabe allerdings zu einer besonders großen Herausforderung. Forscher des Fraunhofer IIS/EAS haben deshalb speziell für diese Einsatzgebiete effiziente mathematische Modelle zur Vorhersage der Alterung von Transistoren entwickelt. Mit ihnen erhalten Elektronikdesigner weltweit erstmals die Möglichkeit, wirklichkeitsgetreue Simulationen durchzuführen und damit das Verhalten von Schaltungen auf Jahre im Voraus exakt zu prognostizieren. Sie können dabei nicht nur Standardmodelle für die wichtigsten Effekte nutzen, die die Lebensdauer der Bauteile beeinflussen. Um langlebige Mikrochips zu entwickeln, werden zusätzlich auch komplexere Abhängigkeiten berücksichtigt.

Vor allem in sicherheitskritischen Bereichen, wie im Automobil oder der Medizintechnik, muss Elektronik extrem zuverlässig, leistungsfähig und energieeffizient sein. Speziell für solche Anwendungen stehen Entwickler vor der Aufgabe, zwingend Bauteile zu entwerfen, die besonders robust und langlebig sind. Alterungssimulationen zum Verschleiß von Halbleitern sollen ihnen dabei helfen. Für neuartige Fertigungstechnologien, die immer öfter zum Einsatz kommen, liefern ihnen die bislang möglichen Standardsimulationen allerdings oft nicht die gewünschten aussagekräftigen Ergebnisse. Das Fraunhofer IIS/EAS bietet deshalb für diese Fälle Modellierungslösungen an, mit denen eine realistische Abbildung der Elektronik-Alterung über die Nutzungsdauer gewährleistet wird und damit die Entwicklung zuverlässiger ICs.

Bei Standardelektronik minimieren Designer üblicherweise das Ausfallrisiko, indem sie Sicherheitsreserven in ihre Entwürfe einbauen. Dieses sogenannte »Over Design« ist allerdings teuer, zeitaufwändig und mit immer kleineren Technologien nicht mehr realisierbar. Die Integration von zuverlässigen Alterungssimulationen in den IC-Entwicklungsprozess macht dieses Vorgehen überflüssig. Dafür sind allerdings hochgenaue Alterungsmodelle notwendig, wie sie das Fraunhofer IIS/EAS jetzt anbietet. Sie sind exakt auf die jeweilige verwendete Technologie abgestimmt und ersetzen die bislang in den Arbeitsumgebungen von Designern vorhandenen stark vereinfachenden und nicht konsistenten Modelle. »Unsere Serviceleistungen ermöglichen eine einzigartige, umfassende und deutlich aussagekräftigere Vorhersage für die Lebensdauer von digitalen und analogen Schaltungen als jeder andere bisher verwendete Ansatz«, stellt Roland Jancke heraus, der am Fraunhofer IIS/EAS die Abteilung für Entwurfsmethoden leitet. »Wir bieten unseren Kunden erstmals die Möglichkeit, die Funktion kompletter elektronischer Systeme unter verschiedenen Nutzungsbedingungen zu verifizieren und zu validieren. So können sie sicher sein, dass ein Schaltkreis auch unter schwierigen Umgebungs- und Einsatzbedingungen zuverlässig funktioniert. Und das ohne kostspieliges ›Over Design‹ oder die Gefahr, dass es zu unerwarteten Ausfällen während des Betriebes kommt.«

Die Alterungsmodelle beinhalten die typischen Effekte Hot Carrier Injection (HCI) und Bias Temperature Instability (BTI). Bei Bedarf können sie um weitere Effekte, wie Elektromigration (EM) ergänzt werden. Das Angebot des Fraunhofer IIS/EAS erweitert den üblichen Stand der Technik, indem es auch komplexere Abhängigkeiten abdeckt, zum Beispiel das Sättigungsverhalten über die Lebensdauer oder spannungsabhängige Zeitexponenten, die bislang nicht in den verschiedenen Design-Softwares verfügbar sind. Die Forscher haben sogar eine schnelle, aber genaue Modellierungslösung für Erholungseffekte entwickelt, wie sie in der BTI-Alterung vorkommen. Sämtliche Modelle werden vom Fraunhofer IIS/EAS konsistent für alle weltweit gängigen Entwurfsumgebungen bereitgestellt. Um auch amerikanischen Kunden ihre Lösungen anbieten zu können, arbeiten die Forscher mit einem Distributor in den USA zusammen, der auf Entwurfsautomatisierung spezialisiert ist.