Integration elektronischer Systeme

Es existieren verschiedene technologische Varianten von der Platzierung mehrerer Chips als ein System-In-Package bis hin zur 3D-Integration. Durch kurze Leitungswege im System lassen sich die Performance steigern und der Energieverbrauch senken. Die Chipstapelung ermöglicht zudem die Integration unterschiedlichster Baugruppen wie Prozessoren, Sensoren und Funkschnittstellen in einem Baustein. Der Weg von der planaren integrierten Schaltung in die dritte Dimension wird weltweit von führenden Herstellern verfolgt, um die ambitionierten Ziele entsprechend „More-than-Moore“ hinsichtlich Funktionsumfang, Packungsdichte und Kosten zu erreichen.

Besondere Herausforderungen beim Entwurf sind dabei die Beherrschung der Komplexität, die optimale Ausnutzung der zusätzlichen Freiheitsgrade und die Berücksichtigung der engen thermischen, mechanischen und elektrischen Kopplung im gestapelten System.

Wir entwickeln dafür Tools, Modelle, Simulationsmethoden und Optimierungsverfahren, mit denen wir innovative Lösungen umsetzen. Dazu verknüpfen wir State-of-the-Art-Tools zur In-the-Loop-Optimierung über mehrere physikalische Domänen und in allen 3 Dimensionen und verbinden die Detailtreue von FEM-Modellen mit der Simulationsgeschwindigkeit von Kompaktmodellen.

Technologische Varianten für die Integration mehrerer IC in einem Gehäuse

System-In-Package

  • Kombination verschiedener IC auf dem Gehäusesubstrat
  • Bond oder Flipchiptechnologie
  • Integration passiver Bauelemente

Interposerbasierte Integration

  • Kompaktere Integration mit gedünntem Silizium-Interposer
  • Verdrahtung zwischen Dies in Metalllagen des Interposers, Durchkontaktierung mit Through-Silicon Vias

Stapeln von IC ohne Interposer

  • Höchste Integrationsdichte, extrem kurze Signalwege
  • Abgestimmter Entwurf von Einzel-IC und Stapel